Методические указания по выполнению лабораторных работ для студентов направления 210100 «Электроника и наноэлектроника»



страница4/7
Дата31.07.2016
Размер0.9 Mb.
ТипМетодические указания
1   2   3   4   5   6   7

4.2. Описание лабораторного макета
Схема лабораторного макета представлена на рис. 4.4. По сравнению со схемой исходного генератора (рис 4.1) в макет введен эмиттерный повторитель на транзисторе VT4 , обеспечивающий увеличение линейности выходного напряжения и снижение времени восстановления. Источник дополнительного смещения служит для фиксации начального напряжения на коллекторе VT2 на уровне = E. Напряжение источника питания Ek = 12 B. Путем регулировки величины E можно управлять длительностью рабочего хода tp, что позволяет использовать фантастрон как линейный преобразователь "напряжение-время”. Временные диаграммы напряжений, соответствующие этому режиму работы на рис. 4.5.

Переключатель S1 служит для смены режима работы генератора. Переключатель S2 в положении 2 подключает в схему фантастрона эмиттерный повторитель на транзисторе VT4. В положении 1 переключателя S2 эмиттерный повторитель выведен из схемы генератора. Переключатель S3 позволяет выбрать оптимальное соотношение плеч делителя R1, R2 в ждущем и автоколебательном режиме работы, с помощью потенциометра можно плавно устанавливать режим автоколебаний. Пятидиапазонный переключатель S4 предназначен для изменения величины постоянной времени времязадающей цепи RC (рис. 4.1). Запускающий импульс положительной полярности подается в базу транзистора VT3 через разделительный конденсатор Cp.



c:\users\денис\documents\методичка\рис 33.bmp

Рис. 4.4.

c:\users\денис\documents\методичка\рис 34.bmp

Рис. 4.5.
Расчетное задание

Для значений номиналов элементов схемы макета: R = 15 кОм, Rк = 4,7 кОм, C1 = 0,01 мкФ, С2 = 0,03 мкФ, С3 = 0,05 мкФ, С4 = 0,1 мкФ, С5 = 0,33 мкФ рассчитать и построить зависимости tp = fx(c) и tвосст = f2(c) при отключённом источнике напряжения .


4.3. Лабораторное задание
1. Соблюдая полярность, подключить к макету фантастронного генератора источник питания 12 В, генератор прямоугольных запускающих импульсов, осциллограф, источник напряжения Е.

2. В ждущем режиме работы генератора при отключённом эмиттерном повторителе определить действительный ход зависимостей, рассчитанных в п. 4.

3. Отключить генератор запускающих импульсов и перевести фантастрон в автоколебательный режим. Зарисовать осциллограммы в контрольных точках схемы при включенном и отключённом эмиттерном повторителе для С = С1, С2, С3, С4, С5, при отключённом источнике напряжения Е.

4. Подключить к макету источник напряжения смещения Е. Снять и построить зависимость частоты автоколебаний от величины напряжения смещения Е.


Контрольные вопросы
1. Поясните особенности режимов работы фантастронного генератора и их функциональное назначение.

2.Чем объясняется линейный ход напряжения на коллекторе транзистора VT2 .

3. Для чего в схему фантастронного генератора вводится эмиттерный повторитель?

4. Что такое фиксация потенциала коллектора транзистора VT2 и каким элементом схемы она обеспечивается?

5. Какой зависимостью определяется частота автоколебаний фантастронного генератора как функция напряжения источника E?
Литература
1. Гольденберг Л.М. Импульсные и цифровые устройства. М. Связь, 1973.

2. Справочник по импульсной технике. Под ред. В.Н.Яковлева. – Киев: Техника, 1973.

3. Долбня В.Т. и др. Электронные цепи непрерывного и импульсного действия. – Киев: Высшая школа, 1979.

Лабораторная работа №5
ТРИГГЕРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ
Цель работы − познакомить студентов с основными типами, схемотехникой и методами синтеза потенциальных триггеров на логических элементах.
5.1. Основные теоретические положения
Универсальные логические элементы – элемент И-НЕ, выполняющий операцию и элемент ИЛИ-НЕ, выполняющий операцию получили наибольшее распространение благодаря тому, что позволяют реализовать разнообразные логические функции на однотипных элементах с широкой унификацией конструкторских и технологических решений. По этой причине универсальные логические элементы широко используются и при проектировании триггерных устройств.

Триггеры на универсальных логических элементах делятся на две основные группы – асинхронные и синхронные (тактируемые) триггеры. Асинхронные триггеры срабатывают в момент поступления запускающих импульсов с точностью до задержки срабатывания. В синхронных триггерах используются кроме запускающих импульсов последовательности тактовых импульсов. Запускающий импульс, предшествующий тактовому, подготавливает триггер к опрокидыванию, однако само опрокидывание происходит только в момент воздействия очередного импульса.

В данной работе исследуются различные схемы асинхронных триггеров.

Так же как и триггер на дискретных элементах, триггер на универсальных логических элементах имеет 2 выхода и или cодноименными выходными сигналами; входной сигнал устанавливает триггер в положение , входной сигнал в положение . Случай, когда оба входных сигнала имеют единичное значение, т.е. требует для каждой конкретной разновидности триггера отдельного рассмотрения, учитывающего особенности схемы триггера. Для сигналов различают две совокупности значений: и . Совокупность с индексом соответствует состоянию триггера в момент появлений входных сигналов . Совокупность с индексом () соответствует состоянию триггера, полученному в результате воздействия сигналов .

Работу триггерных схем можно описать с помощью таблицы переключений. При построении таблиц переключений используют следующие положения, вытекающие из принципа работы триггера: если управляющие сигналы на входе отсутствуют , то состояние триггера не изменяется. Сигнал устанавливает на выходе сигнал, равный единице. Поэтому при комбинации входных сигналов , на выходе устанавливается сигнал . При этом, если сигнал ,то произойдет переключение выходного напряжения, а если , то сохранится прежнее состояние. Сигнал устанавливает на выходеQуровень логического ”0”. Поэтому при . Если при этом , то произойдет изменение входного сигнала; если , то данное состояние триггера сохранится. Совокупность входных сигналов без знания конкретной схемы триггера считается неопределенной и в таблице переключений обозначено символом (табл.1).

Таблицу переключения триггера можно изобразить картами Карно (табл. 5.2). Сочетания сигналов Sn, Rn указываются в верхнем ряду, значения Qn – в левом столбце; в ячейках указывается значение Qn+1.



Таблица 5.1

Sn

Rn

Qn

Qn+1

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

0

1

0

0

1

1

0

1

1

1

1

0

X

1

1

1

X

Таблица 5.2

SnRn

Qn

00

01

11

10


0

0

0

Х

1

1

1

0

Х

1

Столбец неопределенности может принимать следующие значения:

11

0

0

11

0

1

11

1

0

11

1

1

11

Х

Х

Столбец неопределенности в карте Карно можно заменять одним из указанных сочетаний и в зависимости от этого получить четыре разновидности триггерных схем на универсальных логических элементах.


RS-триггер с инверсными входами
Заменив столбец неопределенностей в карте Карно (табл. 5.2) сочетанием 11 , получим:


Sn, Pm

Qn

00

01

11

10




0

0

0

1

1 → а

1

1

0

1

1 → в

Графическим методом проведем минимизацию логической функции, отображаемой полученной картой Карно. Значение функции истинно (Qn+1 = 1, когда Sn = 1, независимо от того, какие Rn и Qn (объединение Q). Кроме того, значение функции истинно, когда Qn = = 1 и Rn = 0, независимо от того, какое значения принимает сигнал Sn (объединение S). Минимальная дизъюнктивная форма записи представленной функции имеет вид:
(5.1)
Реализуем данную функцию на элементах И-НЕ, выполняющих функцию . Для использования таких элементов функцию нужно представить в виде отрицания произведения переменных, а не суммы членов. Применяя правило де-Моргана, функцию (5.1) можно записать в виде:
. (5.2.)
Электрическая принципиальная схема синтезированного устройства и его условные обозначения показаны на рис. 5.1.

Связь выходных сигналов устройства с входными вытекает из логической функции, выполняемой элементом И-НЕ (уравнение возбуждения):



, (5.3)
. (5.4)
Определим устойчивые состояния данного триггера, т.е. такие состояния, которые при данной комбинации входных сигналов Sn и Rn могут существовать длительное время. Для выявления этих состояний используем обобщенную карту Карно – карту, в которой отображаются не только значения Q , но и значения P. Истинные значения P и Q определяются из уравнений (5.3), (5.4). Записываются они в той же последовательности, что и при записи аргументов данной строки – сначала значение Q , затем P.

c:\users\денис\documents\методичка\рис 35.bmp

Рис. 5.1.

c:\users\денис\documents\методичка\рис 36.bmp

Рис. 5.2.
Последовательность заполнения обобщенной карты Карно (табл. 5.3) такова. Из (5.3) заполняем сначала значения Q ; например, для первой строки и первой клетки S = 0 , P = 0 , т.е. . Исходя из (5.3) для этой клетки определяем значение Q = 1 и т.д. Аналогично из (5.4) для каждой клетки определяем значение P.

Из полученных Q и P устойчивыми будут те, которые подобны заданным в качестве аргументов карты Карно, т.е. при заданных значениях входных сигналов S и R наличие обратных связей в триггере не вызывает изменения состояния триггера.

В табл. 5.3 устойчивые состояния заключены в квадратные скобки. Из всех устойчивых состояний 00 и 11 должны быть исключены, так как для них не выполняется условие инверсии выходных сигналов (Р = , Q = ). Из табл. 5.3. видно, что состояние 00 не является устойчивым. Однако состояние 11 может быть устойчивым при Rn = 1, Sn = 1. Исключить его можно только задавая дополнительные требования к входным сигналам, а именно, запрещая входные сигналы Sn = 1, Rn = 1, (R*S = 0).
c:\users\денис\documents\методичка\рис 37.bmp

Рис. 5.3.
Таблица 5.3


Sn, Rn

Q, P

00

01

11

10

00

11

11

11

11

01

[01]

[01]

11

11

11

00

01

[11]

10

10

[10]

11

11

[10]

Таким образом, устройство, формирующее входные сигналы для данного триггера, не должно одновременно создавать уровни Sn= 1, Rn = 1. Следовательно, логика работы данного триггера такова:

− состояние входных сигналов, обозначенное 00, сохраняет предыдущее состояние триггера, т.е. 01 и 10;

− сочетания Sn и Rn10, дает на выходе единственно устойчивую комбинацию 01.

− сочетание Sn и Rn 0101 дает – 10. Естественно, что такая логика работы триггера полностью соответствует исходной (табл.1).

Триггер, управляемый сигналами , называют RS-триггером с инверсными входами.

Появление задержи срабатывания RS-триггера с инверсными входами можно пояснить следующим образом.

Быстродействие логических интегральных микросхем характеризуется следующими параметрами (рис. 5.2).

Параметр t310 характеризует время задержки переключения выходного сигналя из состояния “1” в состояние ”0”.

Параметр t301 характеризует время задержки переключения выходного сигнала из состояния 0 в состояние 1. Эти два параметра и определяют время переключения триггера (см. временные диаграммы на рис. 5.3).

Сигнал на выходе Q схемы начинает изменяться после того, как сигнал на входе , в процессе своего изменения от 1 до 0 перешел пороговое значение Uпор. Сигнал Q превысит пороговый уровень через интервал времени t301 , после этого начинается переключение второго логического элемента И-НЕ триггера. Сигнал на выходе Р уменьшится до порогового значения Uпор через интервал времени t310 после начала опрокидывания второго логического элемента. Отсюда время, требуемое на переключение триггера:



tn=t310 + t301=2 t3ср

Чтобы входные сигналы могли вызвать переключение триггера, длительность входного сигнала tвх должна удовлетворять неравенству: tвх tn = 2t3ср.


RS-триггер с прямыми входами
Заменив столбец неопределенностей в карте Карно (табл. 5.2) сочетанием 00, получим:

Sn, Rn

Qn

00

01

11

10




0

0

0

0

1 → а

1

1

0

0

1 → в

Проведем минимизацию данной логической функции. Объединение, соответствующее контуру а, дает, что Qn+l истинно, если Sn=1, Rn=0 независимо от значения Qn. Объединение, соответствующее контуру в, дает, что Qn+1 истинно, если истинно значение и Qn и Rn=0. Отсюда выделяя истинные минитерны, минимальную форму записи функции можно представить в виде


. (5.5)
Выражение (5.5) преобразовать к виду
(5.6)
Полученное уравнение (5.6) наиболее просто реализуется на элементах ИЛИ-НЕ, реализующих логическую функцию .

Электрическая принципиальная схема триггера и его условные обозначения представлены на рис. 5.4.

Уравнения возбуждения для данной схемы имеют вид:
, (5.7)
. (5.8)
В соответствия с (5.7) и (5.8), точно также как это делалось в случае RS-триггерами с инверсными входами, заполним обобщенную карту Карно (табл. 5.4).

Из анализа табл. 5.4 видно, что запрещенные для триггера состояния 11, т.е. Q = 1, P = 1, автоматически исключаются: данное сочетание Р и Q не имеет установившегося аналога в клетках обобщенной карты Карно. Однако возможно другое запрещенное сочетание 00, т.е. Q = 0 и Р = 0. При S = 1 и R = 1 данное сочетание устойчиво. Исключить данное сочетание можно только предъявив дополнительное требование к входным сигналам, а именно, необходимо, чтобы S*R = 0. При S = 0 и R = 0 триггер осуществляет “память” предыдущего состояния, т.е. сохраняет состояние 01 или 10, сигнал R = 1 устанавливает триггер в состояние Q = 0 . Сигнал S = 1 устанавливает триггер в состояние Q = 1 , т.е. состояние, соответствующее уровню логической ”1” на выходе.


Каталог: Portals
Portals -> Правила оформления тезисов докладов и статьей Текст и рисунки должны быть черно-белыми!!! Статья и тезисы доклада должны быть предоставлены в двух форматах ms
Portals -> Ю. С. Андрианов (Россия, Йошкар-Ола)
Portals -> Программа шестой международной научной школы «наука и инновации 2011»
Portals -> Возраст: 22 года Семейное положение
Portals -> Программные продукты, полученные в 2015 году
Portals -> Методические указания к лабораторным работам (на стенде тмж-2) Для студентов направления 270800 "Строительство"


Поделитесь с Вашими друзьями:
1   2   3   4   5   6   7


База данных защищена авторским правом ©uverenniy.ru 2019
обратиться к администрации

    Главная страница