А. техническое описание


Для питания схемы генератора стабилизированным напряжением



страница3/5
Дата07.03.2016
Размер0.74 Mb.
1   2   3   4   5

Для питания схемы генератора стабилизированным напряжением

имеется линейный стабилизатор напряжения на элементах VI, V5, R11. Модулирующее напряжение на управляющий элемент подается через Rl, C1. Индуктивность L1 служит для уменьшения нелинейных иска­жений.

Резистор R2 предотвращает возникновение паразитных колебаний из-за статической емкости Сп кварцевого резонатора В и индуктивно­сти L1. Резистор R5 является сопротивлением утечки для варикапа V3. Конденсаторы С4, С6 осуществляют положительную обратную связь в генераторе.

С целью повышения температурной стабильности генератора в схе­ме применена индивидуальная термокомпенсация частоты генератора с помощью конденсатора С2.

На транзисторе V6 собран усилитель. Нагрузкой усилителя служит резонансный контур L3, С7, С8. Резистором R9 регулируется величина напряжения питания генератора, а с помощью резистора R12 регули­руется уровень выходного напряжения.

Резисторы RIO, R6, R7, R8 определяют режим транзисторов V4, V6 по постоянному току. Конденсаторы СЗ, С5 — блокировочные.

6.4.6. Усилитель мощности предназначен для получения необходи­мой мощности передатчика. Электрическая схема усилителя мощности приведена в приложении 15. Транзисторы V2, V4, V5 первых трех кас­кадов включены по схеме с общим эмиттером и работают в линейном режиме класса А. Автотрансформаторная связь между каскадами вы­полнена на индуктивностях L1, L2, которые обеспечивают межкаскад-ное согласование во всем рабочем диапазоне частот.

Конденсаторы С2, С9, С 17, С23 — разделительные.

Резистор Rl шунтирует вход усилителя мощности.

Резисторы R2, R3, R4, R7, R8 и терморезистор R5 определяют ре­жим транзистора V2 по постоянному току и обеспечивают температур­ную стабилизацию каскада.

Конденсаторы СЗ, С4, С6, СИ — блокировочные. Резисторы R11, R13, R14, R16, R18, терморезистор R15 определяют режим транзистора •V4 и обеспечивают температурную стабилизацию каскада.

Стабилитрон V3, резистор R20 образуют стабилизатор напряжения для питания базовых цепей транзисторов V2, V4.

Резисторы R23, R24, R25, R26, R30, R31, терморезистор R27 опре­деляют режим транзистора V5 и обеспечивают температурную стабили­зацию каскада.

Резисторы R9, R19 шунтируют индуктивности L1, L2, обеспечивая устойчивость усиления.

Конденсатор С20, резистор R29 образуют цепь отрицательной об­ратной связи.

Дроссели ВЧ L5, L6, L7, L8, конденсаторы С7, С13, С22, С25, С26,

С27 образуют фильтры по питанию коллекторных цепей транзисторов VI, V2, V4, V5. Четвертый (выходной) каскад выполнен на транзисторах V6, V7

по двухтактной схеме, обеспечивающей низкий уровень четных гармо­нических составляющих выходного сигнала.

Широкополосное согласование предвыходного и выходного каска­дов обеспечивается согласующей индуктивностью L4 с ленточными об­мотками, имеющими заданное волновое сопротивление. Резисторы R35, R36, R37 шунтируют обмотки индуктивности L4, обеспечивая устойчи­вость усиления.

Конденсаторы С31, С32 корректируют амплитудно-частотную ха­рактеристику каскада на верхних частотах диапазона,

Резисторы R38, R39, конденсаторы С28, С29 образуют цепи отри­цательной обратной связи. Диоды V9, V10, стабилитроны V8, VII, ре­зисторы R40, R41, конденсаторы С34, С35 образуют цепи защиты тран­зисторов V6, V7 от перенапряжения на коллекторах.

Напряжение питания на коллекторы транзисторов V6, V7 подается через индуктивности L10, L11, зашунтированные резисторами R42, R43. Дроссель L9, конденсаторы СЗО, СЗЗ, С36, С37 образуют фильтр по це­пи питания выходного каскада.

Согласование низкого выходного импеданса транзисторов V6, V7 с 75-омной линией осуществляется широкополосной ленточной индук­тивностью L12.

Для получения требуемого подавления гармонических составляю­щих выходного сигнала передатчика на выходе усилителя мощности применены коммутируемые фильтры нижних частот Кауэра 7-го поряд­ка. В радиостанции имеются два таких фильтра, и коммутация фильт­ров осуществляется на частоте 50МГц с помощью реле КР1, КР2. Фильтр первого диапазона состоит из индуктивностей L13, L15, L17, конденсаторов С39, С41, С43, С45, С47, С48, С51, С53, С55, С56, С58. Фильтр второго диапазона состоит из индуктивностей L14, L16, L18, конденсаторов С40, С42, С44, С46, С49, С50, С52, С54, С57, С59. Для предотвращения перегрузки транзисторов выходного каскада усилителя мощности при избыточном сигнале на входе и для обеспечения мини­мальных изменений выходной мощности и тока, потребляемого усили-телем, применена система автоматической регулировки потребляемого тока, выполненная на микросхеме А, работающей в режиме усилителя постоянного тока. С вывода 5 микросхемы А постоянное напряжение подается на базу регулирующего транзистора VI через фильтр нижних частот, образованный резистором R6, конденсаторами Cl, C5. Резисто­ры RIO, R12 составляют делитель по цепи питания микросхемы. Рези­стор R17, конденсатор С10 образуют цепь отрицательной обратной связи. Дроссель L3, конденсаторы С8, С15 образуют фильтры по цепям питания, конденсаторы С12, С14, С16, С18, С19, С21, С24 — блокиро­вочные. Через резистор R28, служащий датчиком тока, подается напря­жение питания на транзисторы усилителя мощности. На вывод 10 (не­инвертирующей вход) микросхемы подается постоянное смещение с ре­зисторов делителя R32, R33, R4, подключенных к питающему проводу до датчика тока (R28).

На вывод 9 (инвертирующий вход) подается смещение с резисто­ров делителя R22, R21. Начальная балансировка схемы производится резисторами R33, R32 при нормальном токе, потребляемом усилителем мощности. При увеличении потребляемого тока увеличивается падение напряжения на резисторе R28, уменьшается напряжение смещения на выводе 9 микросхемы, что вызывает увеличение выходного напряжения микросхемы. При этом ток регулирующего транзистора увеличивается, усиление первого каскада усилителя мощности уменьшается, и рост по­требляемого тока ограничивается.

6.5. Синтезатор

6.5.1. Синтезатор предназначен для формирования высокочастотных сигналов, используемых в радиостанции в качестве сигналов первого перестраиваемого гетеродина, второго гетеродина с фиксированной ча­стотой 10МГц и сигнала с частотой 1 кГц. Кроме этого в синтезаторе формируются сигналы для переключения поддиапазонов преселектора приемника, коммутации фильтров передатчика и сигнала генератора для усилителя мощности передатчика.

Электрическая схема синтезатора приведена в приложении 20.

В состав синтезатора входят:

генератор плавного диапазона (ГПД);

устройство кодовое (УК);

делитель;

генератор фиксированных частот (ГФЧ);

генератор кварцевый опорный (ГКО);

генератор задающий (ГЗд);

генератор.



6.5.2. Принцип работы синтезатора поясняется структурной схемой, которая приведена на рис. 8.

С целью получения спектрально чистого выходного сигнала и сни­жения потребляемой электрической энергии синтезатор построен по принципу кольца ЦФАПЧ с ДПКД в цепи обратной связи с примене­нием экономичных микросхем.

Сигнал опорной частоты 10 МГц в ДФКД понижается до частоты 500 Гц и поступает на вход частотного дискриминатора (ЧДт). На дру­гой вход частотного дискриминатора поступают импульсы с выхода ДПКД частотой 100 Гц.

Частотный дискриминатор работает следующим образом:

если 5fДПКД < 500 Гц, то Uвых1 = логич. 1; Uвых2 = логич. 1;

если 5fДПКД > 500 Гц, то Uвых1 = логич. 0; Uвых2 = логич 1;

если 5fДПКД = 500 Гц, то Uвых1 == логич. 0; Uвых2—импуль­сы отрицательной полярности частотой 100 Гц.



Выходные сигналы ЧДт Uвых1 (СИГНАЛ ±1) и Uвых2 '(СИГ­НАЛ Ро) подаются на вход схемы автопоиска, формирующей ступенча­тое напряжение для дискретной перестройки частоты ГПД, состоящей



из счетчика и цифро-аналогового преобразователя. В зависимости от команд на входе схемы автопоиска напряжение на выходе, а следова­тельно, и частота ГПД уменьшается или увеличивается до тех пор, по­ка частота импульсов на входе ЧДт не станет удовлетворять соотноше­нию 5fДПКД = 500 Гц.

В этом случае на вход фазового детектора (ФДт) подаются им­пульсы выборки с выхода ДПКД и импульсы синхронизации.

Фазовый детектор преобразовывает разность фаз приходящих им­пульсов в постоянное напряжение, которое через фильтр нижних частот;

поступает на вход управления ГПД и подстраивает его частоту.

При изменении внешних условий (температура окружающей среды, изменение напряжения питания и пр.) начнет изменяться частота ГПД, эти изменения через ДПКД передаются на вход фазового детектора, ' который вырабатывает сигнал ошибки в виде изменения постоянного напряжения, подстраивающий частоту ГПД.

Управляющие напряжения, подаваемые на выводы 3 и 2 ГПД, суммируются по абсолютной величине сумматором. Выходное напряже­ние сумматора используется для перестройки преселектора приемника по цепи УПРАВЛЕНИЕ.

Изменение коэффициента деления ДПКД осуществляется с по­мощью устройства кодового (УК), которое управляется переключателя­ми установки частоты S1...S5.

Кроме этого устройство кодовое обеспечивает сопряжение диапазо­нов преселектора приемника и синтезатора.

Диапазон радиостанции на приеме 30—75,999МГц обеспечивается с помощью преобразования частот принимаемого сигнала и первого ге­теродина синтезатора 41,5—64,499 МГц так, что в диапазоне принимае­мого сигнала 30—52,999МГц промежуточная частота получается по за­кону fпч == frer—fсигнала (1), а в диапазоне 53—75,999МГц— fпч = fсигнала—fгет. (2).

Диапазон первого гетеродина синтезатора разбит на два поддиапа­зона, в каждом из которых работает соответствующий выходной управ­ляемый генератор ГУ1 — 41,5-51,499 МГц, ГУ2 — 51,5—64,499 МГц.

Для сопряжения с гетеродином диапазон преселектора разбит на четыре поддиапазона согласно табл. 1.



В табл. 2 приведены значения частот выходного сигнала синтеза­тора соответствующие конкретным положениям переключателей S5 (Х10МГц) и S4 (XI МГц). Переключатели S1 (XI кГц); S2 (X 10 кГц);S3 (X 100 кГц) находятся в исходном положении (нулевом).]


Таблица 2

Положение переключа­теля S5 (X 10 МГц)

Частота при положении переключателя S4 (XI МГц), МГц

0

1

2

3

4

5

6

7

8

9

3

41,5

42,5

43,5

44,5

45,5

46

47,5

48,5

49,5

50,5

4

51,5

52,5

53,5

54,5

55,5

56,5

57,5

58,5

59,5

60,5

5

61,5

62,5

63,5

41,5

42,5

43,5

44,5

45,5

46,5

47,5

6

48,5

49,5

50,5

51,5

52,5

53,5

54,5

55,5

56,5

57,5

7

58,5

59,5

60,5

61,5

62,5

63,5








6.5.3. Генератор плавного диапазона (ГПД) предназначен для ге­нерирования синусоидальных колебаний с частотой, изменяющейся в рабочем диапазоне частот при изменении" управляющего напряжения.

Электрическая схема ГПД приведена в приложении 16.

ГПД устанавливается в генераторе фиксированных частот (ГФЧ). ГПД выполнен функционально законченным блоком в экранированном корпусе, залитом пенополиуретаном.

ГПД состоит из двух генераторов, управляемых напряжением, — ГУ1 и ГУ2, собранных, соответственно, на транзисторах V4, V5. Генера­тор ГУ1 работает в первом диапазоне, генератор ГУ2 — во втором. Включение генераторов ГУ осуществляется соединением эмиттерной це­пи соответствующего транзистора с корпусом.

Генераторы собраны по схеме индуктивной трехточки. В качестве перестраиваемых контурных емкостей используются емкости варикапов VI и V2.

Нагрузкой генераторов ГУ1 и ГУ2 служит усилительный каскад, собранный на транзисторе V3 по схеме с общей базой.

Управление частотой ГПД осуществляется изменением напряже­ния перестройки и напряжения смещения, подаваемыми на варикапы.

6.5.4. Устройство кодовое (УК) предназначено для формирования сигналов управления ДПКД, сигналов переключения поддиапазонов преселектора приемника и синтезатора.

Схема электрическая принципиальная УК приведена в приложе-вин 19.

Входными сигналами устройства кодового являются сигналы, по­ступающие с переключателей S1...S5 синтезатора, центральные контак­ты которых соединены с корпусом.

УК состоит из четырех шифраторов, построенных по принципу жесткой логики.

Шифратор I выполнен на микросхемах D1—D11; D12-1; D13. Он формирует сигналы управления делителем: IX10Т, 2Х10Т, соответст­вующие десяткам МГц; 1Х1000, 2Х1000, 4Х1000, 8Х1000, соответст­вующие единицам МГц. Кроме этого он формирует сигналы переключе­ния поддиапазонов ГПД: Вкл. 1 диап. ГПД, Вкл. 2 диап. ГПД; и под­диапазонов преселектора приемника: Коммут. 1 диап., Коммут. 2 диап., Коммут. 3 диап., Коммут. 4 диап.

Шифратор I управляется переключателями S5 и S4.

В табл. 3 приведены сигналы управления делителем в десятичном н двоично-десятичном кодах при соответствующих положениях перек­лючателей S4 и S5. Два старших разряда двоично-десятичного кода, соответствующего десяткам МГц, формируются в плате делителя (выво­ды 7 и 8 микросхемы D9). Два следующих разряда также соответству­ют десяткам МГц и формируются на выходах УК 2Х10Т и ix10t. Че­тыре последние разряда кода формируются на выходах 8Х1000' 4Х1000, 2Х1000 и 1Х1000 УК и соответствуют единицам МГц.

Сигнал включения соответствующего поддиапазона ГПД и поддиа­пазона преселектора представляет собой сигнал логич. 1.

Шифратор II выполнен на микросхемах D12.2, D12.3, D14, D15 и формирует сигналы управления делителем: 1Х100, 2Х100, 4Х100, 8Х100, соответствующие сотням кГц. Шифратор II управляется пере­ключателем S3.



В табл. 4 приведены сигналы управления делителем в десятичном и двоичном кодах, соответствующие конкретным положениям перек­лючателя S3.



Шифратор III выполнен на микросхемах D17.3; D17.4; D18.2; D19 и формирует сигналы управления делителем: 1Х10, 2Х10, 4Х10, 8Х10, соответствующие десяткам кГц. Шифратор III управляется переключа­телем S2 (Х10кГц). Команды управления формируются в двоичном коде, который соответствует положениям переключателя S2 в десятич­ном представлении.

Шифратор IV выполнен на микросхемах D16, D17.1, D17.2, D18.1 и формирует сигналы управления делителем 1Х1, 1Х2, 1Х4, 1Х8, соот­ветствующие единицам кГц. Шифратор IV управляется переключателем S1 (XI кГц). Шифратор IV аналогичен по построению шифратору III.

Сигналы управления делителем в двоичном коде, соответствующие конкретным положениям переключателей S1 и S2, приведены в табл. 5.



6.5.5. Генератор задающий (ГЗд) предназначен для формирования сигнала второго гетеродина с частотой 10 МГц, сигнала тонального вы­зова с частотой 1 кГц, а также для формирования импульсов опорной частоты сравнения 500 Гц и сигналов управления схемой реверсивного автопоиска.

Схема электрическая принципиальная генератора задающего при­ведена в приложении 27.

Генератор задающий содержит следующие основные части:

генератор кварцевый опорный (ГКО);

делитель частоты с фиксированным коэффициентом деления (ДФКД);

частотный дискриминатор (ЧДт);

стабилизаторы напряжения 5 В и 9 В;

фильтры цепей питания синтезатора.



Генератор кварцевый опорный (ГКО) предназначен для формиро­вания опорного сигнала в синтезаторе с частотой 10 МГц. Электриче­ская схема ГКО приведена в приложении 25.

ГКО выполнен на транзисторах VT1 и VT2.

На транзисторе VT2 выполнен генератор по схеме емкостной трех­точки. Кварцевый резонатор работает вблизи частоты последователь­ного резонанса.

Коррекция частоты генератора осуществляется с помощью индук­тивности L1. Конденсаторы С2, СЗ, С8 осуществляют положительную обратную связь.

С целью повышения температурной стабильности генератора в схе­ме применена термокомпенсация частоты с помощью конденсатора С9.

На транзисторе VT1 собран усилитель, который нагружен на кон­тур L2. С4, С5. Резисторы Rl, R4, R5, R6 определяют режим транзисто­ров VT1, VT2 по постоянному току. Конденсаторы Cl, C6 — блокиро­вочные.

С выхода ГКО сигнал с частотой 10 МГц поступает на вход эмит­терного повторителя на транзисторе VT1 и на вход формирователя им-пульсов для ДФКД на транзисторе VT3. На выходе эмиттерного повто­рителя формируется с определенным уровнем сигнал второго гетероди­на с частотой 10МГц.

ДФКД предназначен для деления частоты 10МГц ГКО до часто­ты сравнения 500 Гц, выделения импульсов определенной длительности и формирования сигнала тонального вызова частотой 1 кГц. Делитель собран на микросхемах D5, Dl, D2, D3. Входным сигналом делителя яв­ляется выходной сигнал формирователя импульсов на транзисторе VT3.

Коэффициент деления ДФКД:



Весь ДФКД состоит из двух групп делителей: первая группа -— де­литель па 4 на двух D-триггерах, включенных в режиме деления на 2 каждый (микросхема D5 с напряжением питания 5 В), вторая группа— делитель на 5000 (микросхемы Dl, D2 с напряжением питания 9В). Для согласования по уровню сигналов двух групп делителей с раз­ным напряжением питания на входе микросхемы Dl включен формиро-

ватель импульсов на транзисторе VT2. С прямого выхода делителя ча­стоты на 2 на микросхеме D2.1 сигнал с частотой 1 кГц формы меандр поступает на вход схемы И-НЕ (D3.2), второй вход которой через инвертор (D3.1) коммутируется внешним сигналом с уровнем логич. 0. В результате при поступлении внешнего сигнала с уровнем логич. О на выходе схемы И-НЕ (D3.2) с помощью фильтра нижних частот, состоя­щего из резистора R10 и конденсатора С8, формируется сигнал тональ­ного вызова с частотой 1 кГц по форме, близкой к треугольной.

С инверсного входа делителя частоты на 2 (D2.1) импульсы с ча­стотой 1 кГц поступают на второй делитель на 2 (D2.2) и на один вход схемы И-НЕ (D3.3). На второй вход этой схемы поступают импульсы с частотой 500 Гц формы меандр с выхода второго делителя на 2 (D2.2). Отрицательные импульсы частотой 500Гц и длитель­ностью 500 мкс с выхода схемы И-НЕ (D3.3) преобразуются инверто­ром (D3.4) в положительные и используются для работы фазового де­тектора, находящегося в ГФЧ.

Частотный дискриминатор (D4) предназначен для формирова­ния сигналов управления схемой реверсивного автопоиска. На тактовый вход (С) дискриминатора поступают импульсы формы меандр с частотой 500 Гц с выхода ДФКД (D2.2), а на вход разрешения установки (V) — короткие импульсы с выхода ДПКД с часто­той в режиме синхронизма в 5 раз меньше, т. е. 100 Гц. При этом на выходе переноса (Р) дискриминатора формируются импульсы отрица­тельной полярности частотой 100 Гц. Эти импульсы поступают на вход схемы автопоиска в плате делителя и запрещают ее работу.

В переходном режиме, при переключении с одной частоты на дру­гую, когда частота импульсов с ДПКД больше 100 Гц, на выходе пере­носа (Р) дискриминатора формируется уровень логич. 1, разрешающий работу схемы автопоиска. В случае, если частота импульсов с ДПКД меньше 100 Гц, на выходе переноса (Р) дискриминатора проходят отри­цательные импульсы раньше, чем появляется тактовый импульс на С входе схемы управления (D1) на плате делителя. Поэтому для схемы автопоиска сохраняется уровень сигнала управления, разрешающий ее работу.

С выхода частотного дискриминатора (Q8) в переходном режиме на схему автопоиска поступает сигнал управления реверсом (±1) в ви­де уровня логич. О или логич. 1 — в зависимости от знака рассогласо­вания выходной частоты ДПКД относительно опорной частоты.

Стабилизаторы напряжений предназначены для получения стабили­зированных напряжений 5 В и 9 В из напряжений питания 6,5 В и 12 В соответственно. Стабилизатор напряжения 5 В выполнен на транзистор­ной матрице А, транзисторе VT4 и стабилитроне VD1.



Поделитесь с Вашими друзьями:
1   2   3   4   5


База данных защищена авторским правом ©uverenniy.ru 2019
обратиться к администрации

    Главная страница